기초전자Engineering 실험 - RLC회로의 과도 응답
페이지 정보
작성일 20-05-09 09:17
본문
Download : 기초전자공학 실험 - RLC회로의 과도 응답.hwp
RC 직렬회로에서 시상수, RL 직렬회로에서 시상수 이며 이는 매 시상수에서 곡선상의 점들이 63.2%씩 떨어진…(drop)
Download : 기초전자공학 실험 - RLC회로의 과도 응답.hwp( 36 )
기초전자공학 실험 - RLC회로의 과도 응답 , 기초전자공학 실험 - RLC회로의 과도 응답기타실험결과 , 기초전자공학 실험 RLC회로 과도 응답
실험결과/기타
기초전자Engineering 실험 - RLC회로의 과도 응답
설명
순서
기초전자Engineering 실험 - RLC회로의 과도 응답
기초전자공학,실험,RLC회로,과도,응답,기타,실험결과
다.
1.實驗(실험)タイトル
- RLC회로의 과도 응답
2.實驗(실험)목표(目標)
1) 오실로스코프와 함수발생기의 사용법을 實驗(실험)을 통해 익힌다.
3) RLC 회로의 과도응답 이해하고 實驗(실험)으로 확인한다.
2) 인덕턴스와 커패시턴스의 property(특성)을 實驗(실험)적으로 이해한다.
3.實驗(실험)재료
- 디지털 멀티미터, 전원공급기, 오실로스코프, 함수발생기,470Ω, 1kΩ, 10kΩ저항
10㎌, 0.1㎌ 커패시터 100 mH 인덕터
4.實驗(실험)과정 및 결과
1) 신호 발생기의 출력이 5 V의 진폭(peak-to-peak 전압이 10 V)을 갖는 10 Hz 안팎의 구형파가 되도록 설정하고 (duty cycle은 50%가 되도록 함), 1 ㏀ 저항과 10 ㎌의 커패시터가 직렬 연결된 회로에 인가하라. 이때 저항과 커패시터에 나타나는 전압 파형을 오실로스코프로 관측하고 그려라. 이 그림으로부터 시정수를 구해보라.
시정수 : 인가한 전압의 63.2%가 되기까지 걸리는 시간 (t = RC)
- theory(이론)값 : 10 ms
- 實驗(실험)값 101Hz = 9.9 ms
2) 신호 발생기의 출력이 5 V의 진폭을 갖는 200 Hz 안팎의 구형파(square wave)가 되도록 설정하고 (duty cycle은 50%가 되도록 함), 470 Ω 저항과 500 mH의 인덕터가 직렬 연결된 회로에 인가하라. 이때 저항과 인덕터에 나타나는 전압 파형을 오실로스코프로 관측하고 그려라. 이 그림으로부터 시정수를 구해보라.
시정수：인가한 전압의 63.2%가 되기까지 걸리는 시간
- theory(이론)값 : 1.064ms
- 實驗(실험)값 : 923Hz = 1.083ms
5.고찰
- 이번 實驗(실험)은 오실로스코프와 함수발생기를 사용하여 RLC회로의 과도응답을 수학적(1차, 2차 미분방정식)으로 도출하고 캐패시터와 인덕터의 property(특성)을 實驗(실험)을 통해 이해 하는 實驗(실험)이었다.
